تحلیل و طراحی مبدل آنالوگ به دیجیتال تقریب متوالی برای کاربردهای پزشکی

پایان نامه
  • وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی
  • نویسنده مهدی صابری
  • استاد راهنما رضا اطفی
  • تعداد صفحات: ۱۵ صفحه ی اول
  • سال انتشار 1391
چکیده

مبدل آنالوگ به دیجیتال تقریب متوالی به علت استفاده از حداقل مدار فعال به صورت گسترده در کاربردهایی با توان مصرفی پایین استفاده می شود. در این رساله، توان مصرفی ناشی از سوئیچ زنی آرایه خازنی و همچنین رفتار غیرخطی ناشی از عدم تطبیق بین خازن های زیرمبدل دیجیتال به آنالوگ مورد استفاده در مبدل تقریب متوالی مورد تحلیل قرار می گیرد. در نتیجه تحلیل انجام شده، برای نخستین بار روابطی بسته برای مقدار توان مصرفی و همچنین پارامترهای رفتار غیرخطی از قبیل انحراف معیار inl و dnl برای سه ساختار با زیرمبدل آرایه خازنی دودویی که از عمومیت بیشتری برخوردار می باشند، ارائه می شود. همچنین، برای نخستین بار نشان داده می شود که چنانچه از آرایه خازنی یگانی استفاده شود، توان مصرفی زیرمبدل آرایه خازنی به دلیل کاهش فعالیت سوئیچ زنی به اندازه 37% نسبت به همتای خود در ساختار دودویی متعارف کاهش می یابد. در مقابل، دیکدر کد دودویی به کد دماسنجی مورد نیاز در ساختار یگانی باعث افزایش پیچیدگی و توان مصرفی این ساختار خواهد شد. لذا، نشان داده می شود که یک ساختار آرایه خازنی سگمنتال که در آن چند بیت با ارزش بیشتر به صورت یگانی و بقیه بیت های کم ارزش به صورت دودویی پیاده شوند یک ساختار بهینه خواهد بود. با محاسبه مقدار توان مصرفی ناشی از سوئیچ زنی خازن ها و همچنین توان مصرفی مربوط به دیکدر کد دودویی به کد دماسنجی در ساختار آرایه خازنی سگمنتال بر حسب تعداد بیت های پر ارزش که به صورت یگانی پیاده سازی می شوند، مقدار بهینه درجه تقسیم بندی نیز محاسبه می شود. بر اساس تحلیل های انجام شده و به عنوان یک بررسی موردی، یک مبدل تقریب متوالی 1 ولت، 10 بیت، ks/s100 در تکنولوژی 90nm cmos با آرایه خازنی سگمنتال طراحی و شبیه سازی شده است. شبیه سازی های مداری نشان می دهند که مقدار thd مبدل برابر با db8/60- و توان مصرفی آن µw35/2 است که موید کارایی ساختار ارائه شده می باشد. همچنین، یک ساختار جدید کم مصرف برای مبدل تقریب متوالی که بر اساس تفاضل مقادیر نمونه ها کار می کند طراحی، شبیه سازی و ساخته شده است. این ساختار برای کاربردهایی که در آنها سیگنال ورودی در بیشتر زمان ها آهنگ تغییرات کمی دارد، از جمله سیگنال های پزشکی، باعث کاهش توان مصرفی در زیرمبدل آرایه خازنی و همچنین مقایسه کننده می شود. بر اساس این ساختار جدید، یک مبدل 10 بیت ks/s1 در تکنولوژی 90nm cmos پیاده سازی و ساخته شده است. نتایج حاصل از اندازه گیری های آزمایشگاهی نشان می دهد که مقدار sndr و توان مصرفی در فرکانس نمونه برداری ks/s1 و فرکانس سینوسی ورودی hz5/249 به ترتیب برابر با db7/51 و nw 88 می باشد.

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی مبدل آنالوگ به دیجیتال تقریب متوالی سرعت بالا

در این پایان نامه یک مبدل آنالوگ به دیجیتال نرخ نایکوئیست تقریب متوالی 7 بیت با سرعت نمونه برداری 3 گیگا نمونه برثانیه در تکنولوژی 0.18 um cmos ارائه می شود. این مبدل با استفاده از موازی کردن ۱۵مبدل تقریب متوالی طراحی شده است. در مبدل های هر یک از کانال ها از اطلاعات زمانی مقایسه گر ولتاژ برای افزایش سرعت استفاده شده که باعث افزایش 1.6 برابری سرعت آنها گردیده است. همچنین ساختار شبه c-2c بهبود ی...

15 صفحه اول

طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین

در این مقاله، یک مبدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین طراحی شده است. حذف تقویت‌کننده و جایگزین کردن آن به‌وسیله یک مقایسه‌گر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی به‌عنوان MDAC استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. به‌دلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...

متن کامل

مبدل آنالوگ به دیجیتال تقریب متوالی غیر دودویی با استفاده از آرایه ی خازنی شکسته

در این پایان نامه، یک ساختار جدید برای پیاده سازی مبدل های تقریب متوالی (sa adc)، بر پایه ی الگوریتم جستجوی غیر دودویی ارایه می شود. بدین منظور در ابتدا، الگوریتم جستجوی تقریب متوالی غیر دودویی به دقت بررسی می شود. گام های پرش ولتاژdac ، در این روش باید معادلات و قید های خاصی را ارضا کنند. تا کنون در گزارش های منتشر شده، صحت عملکرد یک جستجوی غیر دودویی بر پایه ی این معادلات، نشان داده نشده است....

15 صفحه اول

آنالیز و طراحی مبدل آنالوگ به دیجیتال تقریب متوالی (sar) با سرعت و دقت بالا و توان مصرفی پایین

امروزه با افزایش کارایی پردازنده های سیگنال دیجیتال در پردازش پرسرعت اطلاعات، تقاضا برای مبدل های آنالوگ به دیجیتال با سرعت های بالا و دقت های بالاتر افزایش یافته است. از میان ساختارهای مختلف مبدل های آنالوگ به دیجیتال، مبدل تقریب متوالی (sa-adc) با استفاده از حداقل عناصر فعال به طور گسترده در کاربردهایی با توان مصرفی پایین مورد استفاده قرار می گیرد. در این رساله روش های نوینی در جهت افزایش سرع...

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی

در این پایان نامه، یک مدولاتوردلتا-سیگمای مرتبه ی چهار طراحی و شبیه سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی ساز را پیشنهاد می کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتا پایدار می باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه ی دوی تک بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجی...

15 صفحه اول

طراحی مبدل آنالوگ به دیجیتال توان بایین

مبدل های آنالوگ به دیجیتال (adc)، پردازش سیگنالهای آنالوگ جهان واقعی را در حوزه دیجیتال امکان پذیر می سازند. در میان ساختار های متعدد adc ، مبدل های الگوریتمی (یا دوره ای )، به صورت یک معماری مناسب برای تحقق مبدل های آنالوگ به دیجیتال با سرعت های نمونه برداری پایین تا متوسط و دقت های بین 8 تا 17 بیت با کمترین توان مصرفی و سطح سیلیکن اشغالی شناخته شده است. این مبدل ها در سیستم های سنسور، قطعات پ...

15 صفحه اول

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023